반도체메모리소자

Semiconductor memory device

Abstract

본 발명은 테스트모드가 정상적으로 종료되지 않아 발생하는 소자의 오동작을 방지하기 위한 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 외부 커맨드 및 어드레스의 조합을 통해 내부 논리회로의 구동을 테스트하는 테스트신호를 생성하되, 구동전원을 제1 및 제2 전압패드와의 접속을 통해 공급받는 제1 테스트-모드 레지스터와, 내부전압의 생성을 제어하기 위한 테스트신호를 생성하되 옵션패드 및 제2 전압패드를 통해 구동전원을 인가받는 제2 테스트-모드 레지스터를 구비하는 반도체메모리소자를 제공한다.
A semiconductor memory device is provided to prevent an operation error due to the driving of a test mode during a normal driving operation by supplying a driving voltage of a test-mode register to control a test mode through an option pad. A first test-mode register(100) generates a test signal for testing the driving of an internal logic circuit through the combination of an external command and an address, and receives a driving voltage through the connection of first and second voltage pads(120,140). A second test-mode register(200) generates a test signal to control the generation of an internal voltage, and receives a driving voltage through an option pad(220) and the second voltage pad.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (3)

    Publication numberPublication dateAssigneeTitle
    KR-100925374-B1November 09, 2009주식회사 하이닉스반도체Test Circuit of Semiconductor Memory Apparatus
    US-9651609-B2May 16, 2017Cesign Co., Ltd.Semiconductor circuit having test function
    WO-2015174594-A1November 19, 2015주식회사 씨자인Semiconductor circuit having test function